产地类别 | 进口 | 电动机功率 | 36kW |
---|---|---|---|
读出方式 | 多圈型读出方式 | 工作原理 | 可编程/参数化 |
外形尺寸 | 44*50mm | 外型尺寸 | 43*35mm |
应用领域 | 文体,地矿,电子/电池,道路/轨道/船舶,包装/造纸/印刷 | 重量 | 1.58kg |
产品简介
详细介绍
1093078屏幕内容的帧间快速编码器AHS36B-S3QK004096
AHS36B-S3QK004096基于CPU+GPU的异构平台对H.265/HEVC编码器耗时较多的帧内预测和帧间预测??橐约疤醮恫⑿斜嗦氲母涸鼐馕侍饨辛搜芯?在保证编码质量的前提下,提高H.265/HEVC的编码速度。本文主要工作如下:(1)针对GPU帧内预测中重建像素不可获取的问题,设计了分层的帧内预测方法,其中每一层的预测都可以利用下一层所生成的重建像素。此外针对帧内预测每个编码块的预测流程进行了优化,主要包括参考像素生成和参考像素滤波模块的合并、基于梯度矩阵的帧内预测模式预选、帧内预测模式的像素预测和GPU端的编码比特估计方法。(2)针对并行快速搜索算法不能获得全局解的问题,利用运动估计全搜索的可合成性,通过小块的SAD合成大块的SAD,减少大块SAD的计算量的同时,提升编码性能。(3)利用GPU返回的预测数据设计了 CPU端的快速深度决策和快速模式选择算法,并针对H.265/HEVC条带级并行中存在的负载失衡问题,通过探究编码参数与编码时间的关系,建立了一种基于编码参数的编码时间预测方法,通过在编码的过程中,动态的修改各参考帧的权重来实现HEVC的动态的负载均衡。后,本文在以上工作的基础上实现了一种基于CPU+GPU异构平台的H.265/HEVC编码器。通过综合的利用CPU和GPU各自的优势来优化H.265/HEVC编码器,大大降低了编码器的编码复杂度,提升了编码效率。实验结果表明,基于CPU+GPU异构平台对H.265/HEVC编码器进行优化是一种可行的、有效的降低H.265/HEVC编码器计算复杂度的方法,对于推进4K电视的发展具有重要的意义。
1093054 DFS60S-TBOJ01024
1093066 AFM60I-S4AM262144
1093068 DBS60E-S3EN05000
1093069 EES37-0KF0C017A
1093070 EEM37-0KF0C017A
1093074 AHS36B-BBQK004096
1093075 AHS36B-BDQC004096
1093076 AHS36B-S1QC004096
1093077 AHS36B-BDQK004096
1093078 AHS36B-S3QK004096
1093079 AHS36B-BCQC004096
1093080 AHS36B-S2QM004096
1093081 AHS36B-S9QC004096
1093082 AHS36B-BAQC004096
1093083 AHS36B-S4QC004096
1093084 AHS36B-S3QC004096
1093088 AHM36B-BAQK012X12
1093089 AHM36B-S4QK012X12
1093101 DUS60E-TFKFAAEA
1093182 DBS60E-S4AA01024
1093188 DUS60E-TDKFADCB
1093196 DFS60A-S4EA20000
1093241 DFS60B-BEUA01000
1093269 AFM60B-TEKM008192
1093272 AFM60B-TEKZ000S30
1093273 AHM36B-BBAJ012X12
1093291 DGS35-2KM16384
1093296 AFS60B-S1AA002048
1093312 DBS60E-REFAA3600
1093323 DFS60B-TAAN00512
1093324 DFS60B-TAAN02048
1093333 DUS60E-TEKFAACA
1093400 DUS60E-TAKFAACA
1093423 DFS60E-BCAA00360
1093078屏幕内容的帧间快速编码器AHS36B-S3QK004096
AHS36B-S3QK004096联合提出的新一代视频编码标准HEVC在保有出色的客观编码质量的同时,实现了压缩效率上的巨大提升。这主要是由于HEVC采取了新的编码优化技术,包括CU/PU/TU复合分层编码体系,采样点自适应偏移,环路滤波等等。然而,复杂的编码结构却引入了很大的计算量,使得编码器的计算复杂度严重增加,编码的实时性受到极大挑战。因此,如何在尽可能地不影响编码性能的前提下减少编码复杂度,成为了视频编码领域的研究热点。目前,学者们对于编码复杂度的优化工作多集中于软件编码层面;考虑到硬件编码器的设计,这些优化算法的缺陷在于两个方面:,编码复杂度的优化具有不确定性,即大编码复杂度并未减少;第二,算法利用了相邻编码块之间的相关性进行估计,破坏了编码过程中的并行性。本文致力于解决HEVC帧间预测编码模式的编码复杂度过高的问题。在帧间预测中,CU/PU/TU的组合模式判决是耗时大的???。我们的算法从CU层面和PU层面出发来对此模式判决过程进行优化:一,以误差曲面模型拟合为基础,提出一种分像素精度运动估计(FME)快速算法;二,以CNN为基础,提出CU分割模式判决快速算法。本文提出的算法创新点在于:·利用统计数据来分析FME过程的误差分布特点,并使用恰当的函数模型对误差曲面进行拟合,根据函数模型即可直接得到四分之一精度运动向量的预测值,达到缩减运动向量搜索数量的目的,实现了编码复杂度与编码质量之间的折中;·充分挖掘图像内在纹理与编码模式之间的联系;引入特定结构的CNN来对非同质块以编码模式为依据进行分类,以减少CU编码候选模式的大数量,终使得HEVC帧间编码模式加速了45%,压缩效率损失为BDBR=+2.91%,图像质量损失为BDPSNR=-0.1114dB;·算法没有破坏原有RDO过程中的并行特性,并且可以减少大编码复杂度,因此能够在软件编码器和硬件编码器平台上应用;与同类的算法相比,我们提出的算法产生的编码性能更优,并且适用范围更广。
1093423 DFS60E-BCAA00360
1093424 DFS60B-BHCA03600
1093425 DFS60B-THAK02000
1093426 AHM36A-BDPL014X12
1093427 DBS60E-BHAAA2048
1093428 DBS60E-TJAC01024
1093429 DFS60B-TGAC00512
1093451 AFM60A-TDAC262144
1093464 EKS36-0KF0B0S06
1093465 EKM36-0KF0B0S06
1093472 DFS60A-TEAA16384
1093473 DFS60B-TDWA01024
1093474 DFS60B-TBCA07200
1093500 DKV60-EZZ00S10
1093542 DFS60B-BGCC04096
1093571 DFS60I-Q4MK65536
1093663 DBS60B-S1HC10000
1093665 DFS60S-S4OD01024
1093666 DFS60B-S4WA02048
1093668 AHS36A-S2CC016384
1093669 AHM36B-BDAJ010X12
1093670 DBS60E-B8ECD1024
1093671 DBS60E-TEFAC1000
1093674 AFM60I-BDKK262144
1093676 DFS60B-S1AN10000
1093683 DBS36E-SZGZZ0S50
1093690 DUV60E-32KFJACA
1093703 DFS60S-BDOA00S01
1093714 DUS60E-TCKFACGB
1093848 DFS60B-BHMA00100
1093849 DFS60B-THEA04096
1093850 DFS60B-S1AM10000
1093852 DBV50E-22GKB2500
1093853 DBS60E-BEEJD0025
1093854 DBS60E-RHFK00500
1093855 DFS60I-S4CN02048
1093856 AFS60I-BFAC036000
1093880 AFM60B-BBAK000S31
1093910 AHM36B-BAAK012X12
1093911 DFS60I-BBAK10000
1094003 AFM60I-BEAL262244
1094023 AFS60B-THAK016384
1094024 DBS60E-THFQD1024
1094025 DBS36E-BAGJ02000