三星成功流片*顆20nm工藝試驗(yàn)芯片（（DHX-II高壓核相儀））

 三星電子日前宣布，已經(jīng)成功實(shí)現(xiàn)了20nm工藝試驗(yàn)芯片（DHX-II高壓核相儀）的流片，這也是迄今為止業(yè)內(nèi)的半導(dǎo)體制造工藝。

三星電子此番利用了美國加州電子設(shè)計(jì)自動(dòng)化企業(yè)Cadence Design Systems提供的一體化數(shù)字流程RTL-to-GDSII。這套基于Encounter的流程和方法完夠滿足三星20nm試驗(yàn)芯片從IP集成到設(shè)計(jì)驗(yàn)證的復(fù)雜需求，包括Encounter數(shù)字部署系統(tǒng)、Encounter RTL編譯器、Incisive企業(yè)模擬器、Encounter電源系統(tǒng)、QRC Extraction提取工具、Encounter計(jì)時(shí)系統(tǒng)、Encounter測試與物理驗(yàn)證系統(tǒng)、Encounter NanoRoute路由等等。

 三星的試驗(yàn)芯片由ARM Cortex-M0微處理器和ARM Artisan物理IP組成，不過三星并未透露采用20nm工藝制造的這顆芯片包含了多少晶體管、在核心面積上又有多大。

另據(jù)了解，三星20nm工藝將使用第二代（DHX-II高壓核相儀）后柵極（Gate Last）和高K金屬柵極（HKMG）技術(shù)，第二代超低K電介質(zhì)材料，第五代應(yīng)變硅晶圓，193毫米沉浸式光刻工藝。盡管只是剛剛流片成功，三星的20nm早期工藝設(shè)計(jì)套裝（PDK）已經(jīng)向（DHX-II高壓核相儀）客戶開放，方便他們開始著手下一代新工藝產(chǎn)品（DHX-II高壓核相儀）的設(shè)計(jì)。三星和Cadence公司此前就已經(jīng)有過深入合作，包括在IBM領(lǐng)導(dǎo)的Common Platform（通用平臺(tái)）；聯(lián)盟下的32/28nm工藝，以及低功耗HKMG技術(shù)等等。